Microelettronica per esperimenti di fisica.

Le attività della Sezione di Torino

Parte I - Introduzione (per non hardwaristi....)

A. Rivetti

L'attività di microelettronica a Torino inizia nei primi anni '90 con la progettazione dei chip di front-end per l'esperimento NA50 (W. Dabrowski e J. Dewitt).

Nel 1994 viene prodotto il primo chip disegnato interamente con risorse "locali" (prototipo a 16 canali per la lettura di rivelatori a microstrip).

A partire dal 1995 inizia lo sviluppo sistematico di elettronica per ALICE e TERA.

Finora si sono sviluppati (e si stanno sviluppando) circuiti integrati per esperimenti di gruppo I, III e V.

Uno schema tipico



- Circuiti di particolare interesse:
- Amplificatori e filtri.
- Comparatori, convertitori A/D e D/A
- Circuiti per le misura del tempo (TDC).
- Circuiti digitali di trasmissione dati e di controllo.

Per l'implementazione dei circuiti ci siamo fin qui serviti delle tecnologie CMOS.

A. Rivetti

Il transistore MOS.



Tecnologie CMOS.









Scaling a campo costante

Dimensioni fisiche (W, L, tox)	1/α
Tensioni di alimentazione e di soglia	1/α
Drogaggio	
Velocità	α
Densità di componenti	α²
Densità di potenza	



L'aumento di densità di componenti richiede anche un aumento del numero di livelli di interconnessioni Il processo di scaling è ottimizzato per i circuiti digitali.

A. Rivetti

Le generazioni tecnologiche: la legge di Moore



A. Rivetti

Scaling e circuiti analogici: benefici...





 t_{ox} si riduce, k=µCox =m ϵ_{ox} / t_{ox} aumenta => a parità di corrente di polarizzazione e di W /L la transconduttanza aumenta.

	•		• •	
ul av hør c	Ivonci	nracocci tornal	ADICI	
			UYICI	
				`

Lmin (mm)	tox (nm)	μ Cox (μΑ/V²)
1.2	24	68
0.8	14	90
0.5	10	134
0.25	5	280

... e limiti



(A. J. Annema, IEEE Trans. On Cicuits and Systems, II vol 46, No. 6, June 1999).



Scaling generalizzato (1)

La tensione di soglia non può essere scalata come prescritto dal semplice modello a campo costante, altrimenti le correnti sottosoglia diventano intollerabili.

Ricordando che la corrente sottosoglia si può esprimere come:

si calcola che occorre variare VGS di 60 mV per ridurre Ids di 10x .
Il valore minimo di 60mV/decade non è raggiungibile e valori tipici sono dell'ordine di 80 mV/decade.
La tensione di soglia non può scendere sotto qualche centinaio di mV
Pertanto l'alimentazione non è ridotta in proporzione alle dimensioni e il campo elettrico all'interno del dispositivo tende ad aumentare.



Scaling generalizzato (2)

Importante: la potenza dissipata per unità di area aumenta.

Parameter	Constant-field scaling	Generalized field scaling	
Physical dimensions, L, W, T _{ox} , wire pitch	$1/\alpha$	$1/\alpha$	
Body doping concentration	α	E/α	
Voltage	$1/\alpha$	E/α	
Circuit density	$1/\alpha^2$	$1/\alpha^2$	
Capacitance per circuit	$1/\alpha$	$1/\alpha$	
Circuit speed	α	α (goal)	
Circuit power	$1/\alpha^2$	E^2/α^2	
Power density	1	E^2	
Power-delay product (energy per operation)	$1/\alpha^2$	E^2/α^3	

Da: J. Haensch et al. "Silcon CMOS beyond scaling" IBM Journal of Research and Development Settembre 2006





Circuiti analogici e scaling

Passando da una generazione tecnologica a quella successiva la qualità dei dispositivi migliora.

Il range dinamico disponibile per i circuiti analogici tende a ridursi

Deve esistere un punto di ottimo, individuato nella generazione 0.35 μm - 0.25 μm (A. J. Annema, IEEE Trans. On Cicuits and Systems, II vol 46, No. 6, June 1999).



Danneggiamento da radiazione nei dispositivi CMOS



 Il danneggiamento avviene negli ossidi (TID).
 Due effetti principali:

 Spostamento della tensione di soglia del dispositivo principale.
 Spostamento della tensione di soglia dei dispositivi parassiti laterali.



La carica intrappolata nell'ossido spesso può attivare cammini parassiti tra un transistore e l'altro.

A. Rivetti

Circuiti rad-tol in tecnologie CMOS standard



L'utilizzo di geometrie anulari e di anelli di guardia permette di ottenere circuiti
 molto resistenti alla dose totale in tecnologie commerciali.
 La tolleranza ai Single Event Effect si ottiene con opportune tecniche di progetto (ridondanza).



I rivelatori di LHC hanno richiesto la progettazione di un notevole numero di circuiti integrati.

> Circa i $\frac{3}{4}$ dell'elettronica integrata per LHC progettata in un processo commerciale da 0.25 µm che ha garantito:

- Eccellenti prestazioni analogiche.
- Ottima tolleranza alle radiazioni.
- Relativa facilità di utilizzo da parte dei designer (processo non troppo complesso)
- Costi ragionevoli (120-150k\$ per un "engineering run")

I processi della generazione 0.35 – 0.25 µm ancora disponibili per qualche anno.



Benefici dello scaling

FEI design: from 0.8µm DMILL to rad hard 0.25µm

aaaaaaaaaa	
机试试试试试试	
A DESCRIPTION OF THE OWNERS.	
The state of the last line line line line line line line line	

Cella di lettura del chip di front-end dei pixel dell'esperimento ATLAS implementata in 0.8 μ m e in 0.25 μ m.



"Indeed, even though CMOS is (and will remain) the industry workhorce up to and beyond the year 2020, it is anticipated that new devices will be introduced in the latter half of the next decade utilizing different and new ways of processing and storing information."

From the "INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDCTOR" 2005 Edition.

 Lo scaling delle tecnologie CMOS è destinato quindi a continuare.
 Il limite ultimo della lunghezza di gate è stimato a seconda degli autori a 4-7 nm.

Tuttavia numerose difficoltà tecnologiche devono essere superate prima che questo limite possa essere effettivamente raggiunto.

Tecnologie così aggressive potrebbero essere tecnicamente fattibili, ma non economicamente vantaggiose.



Futuri dispositivi CMOS

Il raggiungimento degli ambiziosi obiettivi di scaling richiede dispositivi di nuova generazione.

Punti critici sono:

 La riduzione dello spessore dell'ossido di gate per mantenere un efficace controllo del gate sul canale -> ossidi ad elevata permittività.
 La riduzione delle capacità parassita -> dispositivi SOI.
 L'aumento della mobilità dei portatori-> uso di SiGe e "strain film". Un esempio di nuovo dispositivo: il FinFET







UDSM CMOS e circuiti analogici

La qualità di alcuni parametri dei transistori continuerà a migliorare.
 Tuttavia la riduzione delle tensioni di alimentazione avrà influenza sul range dinamico -> il consumo di potenza per un determinato SNR tenderà a salire
 La corrente di fuga del gate dovuta all'effetto tunnel diventerà rilevante, limitando l'uso di transistori di L elevata.
 ids/itunnel proporzionale a (W/L)/(W.L)~1/L²
 La corrente di fuga del gate avrà influenza sui circuiti di sample&hold.



A. J. Annema et al., "Analog Circuits in Ultra-Deep-Submicron CMOS", JSSC, Jan 2005.





Il problema delle interconnessioni

 I dispositivi costituiscono solo una parte del problema. L'altro è dato dalle interconnessioni.
 Interconnessioni eccessivamente lunghe degradano la potenziale maggiore velocità dei dispositivi.



(Figure taken from "Heterogeneous Integration" Tech Trend Notes, September 2003)



Per accorciare le interconnessioni si possono disporre i dispositivi (e non solo i livelli di metallo) su più livelli. 1.6



A. Rivetti

stituto Nazionale i Fisica Nucleare



System in package

 L'integrazione 3D permette di combinare tecnologie diverse in un System in Package (SIP).
 L'integrazione 3D implica un aggressivo assottigliamento dei wafer
 Progetto di R&D a Fermilab per pixel per ILC.







Uno sguardo d'insieme

Le moderne tecnologie CMOS si evolvono ad un passo impressionante
 Le tecnologie della generazione 0.35 - 0.25 μm costituiscono un compromesso ideale per l'implementazione di elettronica integrata per HEP.

Le tecnologie di nuova generazione iniziano a manifestare problematiche maggiori per:

Ridotto range dinamico

Elevata complessità

Costi (500k\$ per un set di maschere in CMOS 0.13µm).

▶Potenziali problemi con gli effetti di SEE.

Uno degli aspetti potenzialmente più promettenti per applicazioni HEP è l'integrazione 3D.

L'integrazione eterogenea può favorire la sopravvivenza di processi meno aggressivi.



Progetto di circuiti integrati per applicazioni in fisica. Le attivita` della sezione di Torino

Parte 2

Gianni Mazza

N. of submissions





Gianni Mazza

"Old" activities



- * Analogue amplification and discrimination for binary readout (*CMAD*)
- * Analogue amplification, storage and A/D conversion (*PASCAL*)
- * Digital data storage, control flow and DCS (*AMBRA*, *DILBERT*)
- * Front end and A/D conversion for dosimetry
 (TERA)

"New" activities



- Silicon pixel detector readout ASIC
- * Time to Digital conversion
- * High speed data transmission



- +
 * Simple
 * Fast
 * Minimum amount of data
 * More difficult to debug
- Standard for the read-out of pixel detectors
 Common also for strip detectors

Angelo Rivetti – INFN Sezione di Torino

CMAD



Readout of the photomultiplier for the COMPASS RICH

- * 8 channel
- * Variable gain F/E amplifier
- * Baseline restorer
- * Fast comparator
- * 10 bit DACs for threshold and baseline adjustment (per channel)
- * Programmable one-shot
- * LVDS output
- * AD DAC8841 compatible serial interface

CMAD layout







Gianni Mazza

Trigger rate





Gianni Mazza

January 11th 2008

ALICE SDD readout





PASCAL AMBRA

Gianni Mazza



Architecture selection (3)

Mixed-mode readout



+ * No information loss * Robust

Large data volume
Mixed-mode IC more difficult to design

Angelo Rivetti – INFN Sezione di Torino

ASICs layout



PASCAL





Gianni Mazza

CMOS 0.25 µm, radiation tolerant

PASCAL architecture





Performances



PASCAL

- * 64 preamplifiers + shapers
- * 64x256, analogue memory
- * 32 10 bit-2 MS/s SA ADC
- * Internal LDO
- * Internal pulse generator
- * Configuration via JTAG protocol
- * Custom differential low power digital interface

AMBRA

- * 4x16 Kbytes memory buffers
- Baseline subtraction (6 bits)
- * Channel masking
- Parity check (RAM and registers)
- Non linear compression (10 to 8 bits)
- * Multiplexing
- * LVDS output
- * Addressable JTAG interface January 11th 2008

Gianni Mazza

Some measurements





Gianni Mazza

TERA layout



			LANK CANC DARK DARK DARK DARK	
			-11	
	: III :	-		
	3 8 5			

64 channels $I \rightarrow f$ converter + 32 bit counter Dynamic range 500 pA \div 3 μ A Non linearity < 1.5%3-bit settable charge resolution (in the $50 \div 350$ fC range) Versions in : CMOS 1.2 µm CMOS 0.8 µm CMOS 0.35 µm Applications : CNAO

MatriXX

January 11th 2008

Gianni Mazza







Technology transfer





The MatriXX is a Scanditronix-Wellofer commercial 2D dosimeter based on the TERA chip

Gianni Mazza

SPD readout ASIC



NA62

- * Pixel size $300x300 \ \mu m^2$
- Time information with 150 ps resolution
- * No amplitude information
- * Max data rate : 1.37 MHz/mm²
- * Technology : CMOS 0.13 μm
- Status : first prototype tested, second prototype under design

PANDA (ToPiX)

- * Pixel size $100 \times 100 \ \mu m^2$
- Time information with 20 ns resolution
- * Amplitude information via ToT
- * Max data rate : 31.25 kHz/mm²
- * Triggerless environment
- Technology : CMOS 0.13 μm
- Status : first prototype tested, second prototype submitted

Gianni Mazza

ΤοΡίΧ





Preliminary result with an Am241 source



January 11th 2008

Gianni Mazza

NA62 CFD tests







GBT13





Next generation high speed optical link for SLHC *et al*.

Gianni Mazza

DACEL





HF problems...





From a rise time of 175 ps to 73 ps (10% - 90%)

Gianni Mazza



L'attività di microelettronica si avvale necessariamente sia della facility di bonding sia del laboratorio di elettronica per il disegno dei ciruiti stampati. Il supporto della sezione è stato ed è fondamentale!

Partecipanti...

- G. Dellacasa, P. Deremigis, S. Martoiu, G. Mazza, M. Mignone, B. Pini, A. Rivetti, F. Rotondo, R. Wheadon....
- +...una ventina di tesi di laurea, 2 di Dottorato discusse, due "in fieri"....



Discrete...



1 channel minimum power: 10mW power supply: 4V to 25V current: 2.3mA shaping time: 2.4μs noise < 280 e⁻ rms size: 2cm x 1cm



Angelo Rivetti – INFN Sezione di Torino



... and integrated

Front – end for ALICE SDD



CMOS 0.25µm technology 64 channels 32 10 bits ADC Power 8mW/ch Shaping time: 40ns Noise < 280 e⁻ rms Size: 1cm x 0.9cm



Angelo Rivetti – INFN Sezione di Torino